案例应用 | ACEM在大规模数据中心、人工智能和深度学习、高算力领域的应用：系统链路并行信号完整性分析与仿真

PART1  适配行业

ACEM是由芯瑞微(上海)电子科技有限公司，基于自主知识产权技术开发的三维电磁仿真软件。

作为任意三维结构全波电磁仿真工具，ACEM依托强大的3D编辑、自动参数化和极低的内存占用特性，搭载imesh智能加密和网格后处理引擎，高性能的GPU加速，可并行加速的HPC特性，适配于半导体、计算机、通信网络、车用电子等多个行业的设计和仿真。

本次案例展现了ACEM对于DDR5内存的优化。在云计算、大数据分析、虚拟化等大规模数据中心;人工智能和深度学习领域;科学计算、工程模拟、气象预测等高性能计算领域，ACEM都能够在实际应用层面，提供参考与借鉴。

PART2  场景描述

现在电子系统设计中,基于DDR5总线技术的扩展应用越来越多,而DDR5总线的最高传输速率已经达8.4GT/s。如何保证DDR5总线传输的信号质量,在特定板材下的传输距离长度是多少，等等,都已成为电子系统设计必需面对的设计难题。

本案例针对DDR5总线的高速率、高带宽、高性能以及点对点传输方式的特点,展开了基于POP结构的DDR5链路设计与信号完整性(SI)仿真技术的研究,并结合上述问题对所设计的链路进行SI仿真,详细分析仿真结果,以此来研究DDR5的数据传输速度和吞吐量等信号完整性问题。

PART3  案例简介

此案例为POP的封装设计，用户通过ACEM来优化高速并行接口走线设计，使信道质量符合设计要求。模型如下图所示：

PART4  仿真设置

4.1 生成仿真模型，选择Net和Component设置

Net Editor 区域选择一组DDR信号进行仿真、勾选相关参考电源、参考地网络;

Component Editor 区域设置焊球、port相关参数;

在 Information 区域选择仿真模式，点击 Generator cut model 即可生成模型。

4.2 设置仿真参数

PART5  仿真效果

5.1 S参数分析

回损：DQ0-DQ7回损在10G以内满足-10db的要求。

插损：其他端口满足在-3db以上，DQ0的信号未满足要求。

串扰：其他端口满足在-30db以下，DQ5的信号未满足要求。

从眼图可以看出在6400Mbps的眼高为：0.173，眼宽为9.062E-11。

发现眼睛张开不是很理想，通过在接收端设置均衡调整之后，眼宽和眼高在6400Mbps能够满足要求，以及通过合适的信号线宽度和阻抗匹配，减少传输线的功率衰减和反射。使用终端匹配电阻，降低信号反射和串扰的影响。在电路板设计中增加地平面和电源层，以提供足够的屏蔽和隔离，合适地布局阻挡层，减少信号之间的干扰，优化后串扰满足相关技术性指标。

PART6  ACEM在此案中的价值点

在现代计算系统中，DDR5(第五代双倍数据率)是一种高性能的内存标准，可以提供更高的数据传输速度和吞吐量。为了确保DDR5在实际应用中具有稳定和可靠的性能，进行并行仿真以评估其信号完整性是至关重要的。

本案例通过ACEM仿真软件仿真对DDR5信号的SI分析，得出最高速率信号在频域的spec，提出改善信号传输质量、保证信号完整性的方法, 为实际应用提供了有益参考与借鉴。